隨著IT產(chǎn)業(yè)的不斷發(fā)展，便攜式電子設備越來越向著微型化和集成化的方向發(fā)展。PwrSoC正是順應該微型化和集成化發(fā)展的產(chǎn)物，來滿足現(xiàn)代人關于電子設備攜帶方便，使用簡單的習慣。而限制PwrSoC微型化和集成化進程的主要原因是
磁性材料和磁性器件。由于磁性器件的制作與半導體工藝不兼容，加之其性能受到
磁性材料的影響，因此以往的電源供應系統(tǒng)要不采用分離元器件進行系統(tǒng)連接，要不采用IC與外加磁性器件的方式進行系統(tǒng)封裝。
近幾年，由于LTCC（low-temperature co-fired ceramic）工藝的快速發(fā)展，使得PwrSiP（power supply in package）得到了快速發(fā)展，并已產(chǎn)生許多商業(yè)化的PwrSiP。PwrSiP是通過工藝手段將電感器等無源器件與IC芯片進行集成的技術，這項技術的優(yōu)點包括易于制作，電感占的體積小，適于嵌入基底以及用厚膜技術來進行高功率轉(zhuǎn)換[1]。然而，LTCC磁芯的集成需要一個相對高的工藝溫度，與典型的CMOS工藝技術不兼容，因此，LTCC工藝并不適合實現(xiàn)PwrSoC。PwrSoC目前國內(nèi)仍處于試驗階段，由于其效率和尺寸還不能與目前商用的轉(zhuǎn)換器相媲美，因此到商業(yè)應用還有很大一段距離。
在一個電源系統(tǒng)中，電感器往往占據(jù)整個系統(tǒng)很大的面積，因此，如何將電感器做小是電源系統(tǒng)小型化的重要環(huán)節(jié)。電感器的小型化受許多方面的影響，包括感值，材料，結構等因素。為了能制成滿足需求的電感器，近幾十年實驗人員做了大量的研究，來探究影響電感器性能與制作的因素。傳統(tǒng)的電感由于鐵氧體磁芯體積大、密度高，在電路中占據(jù)的體積和重量比較大，限制了電源系統(tǒng)小型化與輕量化的發(fā)展。而為了適應小型化、輕量化、高精度、高頻使用的需求，人們逐漸看到了薄膜電感的潛力，并進行薄膜電感的探究。薄膜電感將三維結構電感推向了二維平面結構，減小了電感所占的體積和重量，同時大大提高了電感密度。
2 PwrSoC的發(fā)展
由于硅工藝的不斷改進，集成電路經(jīng)過了小規(guī)模集成、大規(guī)模集成到超大規(guī)模集成。隨著集成電路工藝的不斷更新，想要從有源集成的方向縮小系統(tǒng)規(guī)模已經(jīng)無法跟上現(xiàn)代社會電子設備發(fā)展的速度。尤其在電源系統(tǒng)中，由于有源器件的尺寸幾乎到達極限水平，因此，想要減少系統(tǒng)體積，只能從無法集成的感性元器件入手。采用分離器件連接電源系統(tǒng)，由于器件之間會造成許多空間的冗余，因此其功率密度會比PwrSoC小許多。為了滿足商用小型化的要求，同時保證足夠大的功率密度，學者們做了很多嘗試。
Toshiro等人[2]通過濺射CoZrNb薄膜制成磁薄膜電感，并將該電感應用到兆赫茲的開關DC/DC轉(zhuǎn)換器，最終得到尺寸7.0mm×7.0mm×2.0mm的變換器。該變換器在頻率為5MHz時的輸出功率為1W，功率密度超過9.76W/cm3。盡管該變換器的效率只有50%，與商業(yè)應用還有一段距離，但使用薄膜電感完成DC/DC轉(zhuǎn)換器的制作，無疑是一個好的開端。Nakazawa等人[3]在功率IC上使用集成平面電感的DC/DC變換器，該功率IC的結構圖與原理圖如圖1所示。該功率IC的封裝尺寸為10mm×10mm×1.8mm，輸出功率約為1W，開關頻率3MHz，效率80%，功率密度為5.6W/cm3。這是對于PwrSoC的一個嘗試，該變換器在效率上與Sato等制作的DC/DC變換器有很大的改進，未來如果能實現(xiàn)更高的效率并改善工藝技術，將有望實現(xiàn)批量生產(chǎn)。復旦大學的ASIC與系統(tǒng)國家重點實驗室的研究人員[4]，在0.13um CMOS工藝上成功實現(xiàn)了集成片式電感與電容的DC/DC轉(zhuǎn)換器的制作。該變換器集成了一個高Q值的電感，最終的功率轉(zhuǎn)換效率與在外部連接電感的變換器的轉(zhuǎn)換效率相近，同時工作頻率為180MHz，負載電流為170mA，輸出功率最大到720mW。盡管與商業(yè)應用的DC/DC轉(zhuǎn)換器相比，它的性能優(yōu)勢并不顯著，但該變換器的高集成度，無疑給未來的PwrSoC的發(fā)展指明了一條道路。
盡管將電感集成到功率IC上，可以減小芯片體積。但在體積減小的過程中，各種寄生問題也接踵而至，這些問題正是目前PwrSoC亟待解決的問題。目前，實驗制作的PwrSoC由于工藝條件的限制，效率、開關頻率、功率等仍不能達到商用的標準，但其較小的體積、較大的功率密度，讓實驗者們看到了曙光，只要能在以上的方向有所突破，PwrSoC必將迎來自己的春天。在PwrSoC中，磁性器件的尺寸仍然占據(jù)了很大的地位，如何改善磁集成工藝，進一步減小芯片體積，也成為大家關注的方向。同時，由于目前商用IC基本采用CMOS工藝生產(chǎn)，而傳統(tǒng)的CMOS工藝又無法集成磁性器件，因此如何改善工藝條件，使得能在CMOS工藝上集成電感元件，成為了很多人研究的方向。目前，已出現(xiàn)的PwrSoC芯片，受到工藝條件的影響都是在有一定妥協(xié)的基礎上制作出來的，如磁芯材料等。未來制作出更好性能的軟磁材料，使之能更好的與現(xiàn)有的工藝相結合，從而制作出性能更優(yōu)越的器件以致系統(tǒng)，是大家共同努力的目標。
3 磁性器件與材料的發(fā)展
微電感的出現(xiàn)和磁薄膜的發(fā)展可以追溯到二十世紀六七十年代，而近十年薄膜微電感才得到迅猛發(fā)展。為了縮小電源的體積，同時保證其性能，不同的研究機構致力于在功率轉(zhuǎn)換器中集成磁性器件來完成此目標。他們使用不同的
磁性材料、工藝手段和結構來制作微磁器件。目前電感的制作方式基本大致分為2個方向，一個是采用典型的真空低溫CMOS兼容技術，另一個是使用不同的封裝或集成技術而不需要真空條件。電感的連接方式是決定功率變換器是屬于PwrSiP或者PwrSoC的主要依據(jù)。對電感的研究，主要集中在如何在較小的體積上獲得大的電感，提高電感的工作頻率，提高電感的Q值，減小電感的鐵損等。為了弄清楚影響電感性能的因素，研究者通過大量實驗對電感結構、磁芯材料等做了研究，并逐漸了解了這些不同因素對電感性能所起到的作用。[#page#]
3.1 微電感結構
如何在兼顧感值、效率、尺寸和制作工藝的情況下，來合理的安排微電感器的線圈與磁芯是微電感設計的首要問題。對于功率電感而言，如何增大其儲能是設計電感的首選條件，磁芯則是保證在較小體積下，獲得較大電感值的必備因素。目前電感的制作大致分為2個方向：第一種是把導體線圈做成平面結構，而用磁芯材料將導體線圈包圍起來，形成閉合磁路結構（即為磁性材料/導體、磁性材料結構）；另一種是把磁芯材料做成平面結構，而用導體纏繞著磁芯材料（即為導體/磁性材料/導體結構）。螺旋線圈電感和條形電感是第一種電感形式的典型代表，而采用第二種電感形式的有螺旋管和環(huán)形線圈電感。對于微電感器而言，我們關注的主要參數(shù)是單位面積電感量要高，直流承載能力高，直流電阻要低，同時工作頻率和Q值要高。
在系統(tǒng)小型化的要求下，Sohoo教授[5]于1979年首次提出了薄膜電感的構想。他分析了現(xiàn)有電感器出現(xiàn)的問題，那就是磁芯電感體積較大，而集成小尺寸空心電感不能滿足系統(tǒng)對大電感量和高品質(zhì)因素的追求，且電感的使用頻率只能低于100MHz。在提出薄膜電感的同時，也對電感形式進行了簡要的闡述，他提出了2種形式，一種為螺旋管型，另一種為三明治螺旋繞線型。兩種結構圖如圖2中所示。這兩種結構為現(xiàn)代薄膜電感的發(fā)展打下了基礎。
隨著薄膜電感的發(fā)展，螺旋線圈型電感的線圈結構也先后出現(xiàn)了折線型、圓形螺旋型、矩形螺旋型、以及雙矩螺旋型等一系列的線圈結構[6-7]，如圖3所示。通過大量的研究，人們逐漸認識了不同的線圈結構對電感性能的影響。在劉保元的論文[6]中，對線圈的結構進行了詳細的理論分析，并同實際的測試作比較，得出了結論：對折線形線圈結構來說，由于其同層導線間的電流方向相反，使得互感為負，因此折線形線圈結構并不利于電感性能的改善。而圓形螺旋型與矩形螺旋型線圈結構，由于他們的互感增量遠大于其自感的增量，因此在相對較小的面積上，就能獲得較大的電感量。這種電感還具有直流電阻低和Q值高等優(yōu)點，由于導體完全被
磁性材料所圍繞，因此對獲得所需的電感值以及減小EMI效應很有好處。這也成為了目前市場上所用的微電感，其線圈結構普遍為后3種的主要原因。由于圓形螺旋型線圈不易實際制作，因此大部分關于電感的研究中，主要集中在矩形螺旋型線圈結構和雙矩形螺旋型線圈結構。
Kowase及其同僚[8]、Ito和Takeuchi等人[9]以及Brandon等[10]，都成功制作了線圈結構為矩形螺旋型的性能良好的微電感，并將該電感用到DC/DC轉(zhuǎn)換器中，所制作的DC/DC轉(zhuǎn)換器都具有高效率、大電流、低電壓、小體積的優(yōu)點，這是以往實驗中，采用其他結構所不能同時兼顧的。矩形螺旋型線圈結構的電感，受其結構限制，在鍍磁芯時在磁芯中誘導出各向異性比較困難，這限制了該結構電感大多只能用于開關頻率小于10MHz的DC/DC變換器中。對于雙矩螺旋型線圈結構的電感，大家也做了很多研究[7、11-13]，并制造出了集成該結構電感的DC/DC變換器。由于可以在磁芯材料中通過退火處理，產(chǎn)生單軸磁各向異性，在相同條件下，雙矩形線圈結構電感會比矩形線圈結構電感的電感量更大，這對于實現(xiàn)高功率PwrSoC很有幫助。采用雙矩形結構的電感[11-12]，其電感值一般在微亨量級，同時兼具較高的Q值，用其制作的DC/DC變換器[7、13]的效率都能達到80%左右，但工作頻率依然在10MHz以內(nèi)。
為了改善矩形螺旋型線圈結構的電感的性能，使得集成的電感能在更高頻段處工作，實驗者們將矩形結構進行變換，于是產(chǎn)生跑道型結構電感[14]，如圖4所示。在圖中陰影部分為磁性材料，紅色區(qū)域為銅導體。用磁性材料纏繞著線圈筆直的那部分，加上磁芯中的單軸各向異性，使得該電感能在10MHz-100MHz頻率上工作。Meere等[14]將該線圈結構的電感應用到DC/DC變換器中，使得該變換器能工作在較高頻段。與圓形和矩形螺旋型線圈結構電感相比，跑道型線圈結構電感更適合應用到工作頻率為10MHz-100MHz，電感值為10nH-200nH的電源系統(tǒng)中。Sullivan和Sanders[15-16]在比較跑道型線圈結構電感與螺旋管型電感的外部磁場分布時認為，這種結構電感由于磁路閉合，將線圈隔離，外部磁場較小，更有利于應用到小型功率轉(zhuǎn)換系統(tǒng)中。
同時，由于不同的系統(tǒng)對電感參數(shù)的不同要求，條形電感也被研究者們所研究。所謂條形電感，是指磁性材料圍繞在單匝線圈上，如圖5所示[17]。由于該條形只用了單匝線圈，因此避免了折線形線圈結構中匝與匝之間的影響，想要提高其感值，只能通過提高磁芯材料的磁導率來獲得。同時其相對于螺旋線圈電感來說較簡單的工藝流程，使得該電感比螺旋線圈電感更容易集成在硅襯底上。Sullivan等人[18]將V凹槽條形微電感集成到高電流的變換器中，最終獲得了高頻、高效率、高電流、低電壓的DC/DC轉(zhuǎn)換器。該V凹槽條形電感結構是在硅襯底上采用濕氧腐蝕法腐蝕出一個凹槽，然后在凹槽中按順序鍍上CoZrO2/Cu/CoZrO2夾層結構。由于V型導體較大的截面積，使得電感有較低的直流電阻，提高了電感的Q值，進而改善了轉(zhuǎn)換器的效率。然而受其結構限制，此結構電感只能用于需要電感值較小的轉(zhuǎn)換器中。未來如果可以找到增加其電感值的方法，將可以把這種結構的電感推向更大的發(fā)展舞臺。
圓環(huán)型電感和螺旋管型電感，是將導體線圈纏繞著磁芯材料制作而成的。同前面所述的電感類型不同，這兩種電感均是將金屬圍繞成一個圈，把平面磁芯包裹起來。兩者之間的不同之處在于，前者一般為多繞組結構，后者的磁芯結構則為條狀，如圖6所示[1]。Ahn和Allen[19]成功制作了能應用于DC/DC變換器中的圓環(huán)型電感，該電感在5MHz時的電感值能到0.22μH。這種電感模式設計的缺點，主要是電感的導體通過通孔來進行連接的，這會產(chǎn)生一個相對較高的接觸電阻和比較復雜的工藝難度。由于不易在磁芯中誘導單軸的磁各向異性，電感應用到DC/DC變換器的工作頻率只能低于10MHz。Lee等人[20]對集成的螺旋管型磁芯電感的高頻性能進行了詳細的分析，并成功制作了電感值高于70nH，線圈電阻低于1Ω，器件面積低于1mm2的螺旋型電感。該電感的Q值大于5，電感值也是同等條件下空心電感的30倍以上，電感密度高于200nH/mm2。這種電感結構利用在磁芯材料中誘導出各向異性，能使其比圓環(huán)型電感工作在更高的頻率上。在將這種結構電感應用于DC/DC變換器時，由于功率MOSFET損耗的影響，使得變換器的效率只有52%[21]。因此，為了提高變換器效率，集成該結構電感的工藝條件仍需改進。
對于功率微電感來說，其結構的選擇至關重要，這直接關系著電感的性能以及應用該電感的變換器的性能。為了獲得大的電感量、高頻下比較小的電阻損耗、大的Q值和高的載流能力，需要嚴格選擇電感結構。通過以往關于電感的研究可以看出，不同結構的電感都有其各自的優(yōu)劣勢，因此根據(jù)需求避短揚長，才能做出合適的選擇。[#page#]
3.2 電感用磁性
材料
磁芯是磁性器件獲得高電感值的一個快速途徑，因此磁性材料的選擇對于感性器件來說也是至關重要的。為了制作能用在10MHz-100MHz甚至更高頻段上小而高效的微電感，對磁性材料的要求為：低的磁芯損耗，高的飽和磁通密度，較高的各向異性場，低的矯頑力以及高的磁導率。電感器對磁性材料的詳細要求如下：
(1) 磁芯損耗：主要包括兩個方面，渦流損耗和磁滯損耗。在低頻時，磁滯損耗起主要作用，隨著頻率的逐漸增加，渦流損耗逐漸增大，并占據(jù)主導地位。低的渦流損耗要求軟磁材料有高的電阻率和低的矯頑力。
(2) 電阻率：渦流損耗是指由于材料的導電性，而流失于磁芯材料中的能量損耗，該損耗直接影響著電感器的性能。高電阻率的磁性材料將可以有效的減少材料中流失的能量，同時其具有的大的趨膚深度，會降低磁芯薄膜厚度對磁場強度的影響。
(3) 矯頑力：磁性材料低的矯頑力將會減小電感器在高頻下的磁滯損耗。
(4) 飽和磁化強度：高的飽和磁化強度可以提高起始磁導率，進而加強電感的載流能力。
(5) 相對磁導率：相對磁導率高的材料，可以保障其在高頻下工作穩(wěn)定，對增強微電感的高頻穩(wěn)定性很有幫助。
(6) 各向異性場：高的各向異性場，將能提高微電感的工作頻率和載流能力。
在研究電感器對磁性材料的要求的同時，人們也制作了使用不同的磁性材料作磁芯的電感，并對電感的性能進行了測試。在1998年，Sato等人[22]將納米晶Fe(Co-Fe)-Hf-O磁性材料應用到微電感器中并與使用非晶態(tài)Co-Ta-Hf材料薄膜電感進行比較，得出前者有更高的Q值，應用到DC/DC變換器中會有更高的轉(zhuǎn)換效率。由于單一的軟磁材料，想要滿足制作電感的種種要求是很困難的，于是對復合軟磁材料的研究漸漸增多了起來。Varalaxmi和Kumar[23]對鎂銅鋅和鎳銅鋅鐵氧體復合材料進行了詳細的研究，通過一定的配比制作出了起始磁導率高達9619的軟磁材料，若將該材料用于微電感中，對電感性能的提高很有幫助。進一步研究中，研究者發(fā)現(xiàn)，如果在線圈外，能采用磁導率離散遞增的
磁性材料，對提高電感器的性能有很大的作用[24]。
目前，廣泛用于電感器磁芯中的磁性材料為Co基系列和Fe基系列材料，這主要是由于他們較高的電阻率、飽和磁化強度以及各向異性場。為了使電感器能工作在更高的頻段，同時保證良好的性能，需要探索出性能更加優(yōu)越的軟磁材料。
4 磁性材料與器件的集成技術
目前集成電感常用的工藝為絲網(wǎng)印刷技術、濺射技術和電鍍技術，但每種技術都有其優(yōu)缺點。絲網(wǎng)印刷技術一般適合沉積非金屬薄膜，它提供了相對簡單的工藝來沉積低損耗的磁芯。但由于需要高溫退火來實現(xiàn)所需的磁性能，因此該技術與典型的硅基MEMS制作工藝不兼容。
濺射技術是目前常用的集成磁性材料和器件的技術，該技術的特點有(1)濺射的物質(zhì)范圍廣泛，無論是金屬、半導體、絕緣體、化合物或者混合物。只要是固體，幾乎都可以使用濺射沉積到基片，并且在進行磁控濺射的過程中，氧化物等絕緣的材料和合金基本不發(fā)生分解和分餾。(2)濺射的薄膜不易脫落。在濺射過程中會產(chǎn)生高能原子，當這些高能原子淀積到基板上時與基板之間進能量交換，會釋放出較高的能量，這樣增強了原子與基板間的粘附力。(3)濺射的薄膜純度較高，由于濺射需要一定的真空度，因此受到其他的污染的可能性較低。(4)濺射的薄膜膜厚較易控制，同時也方便重復制作。同時濺射與低溫CMOS工藝技術兼容。但該技術也有缺點，對于需要沉積厚膜，濺射技術將會是一個昂貴并且緩慢的過程。
電鍍技術對于沉積厚膜來說，是一個不錯的選擇，而且工藝成本不高，與典型的IC制作過程兼容。最常采用電鍍技術沉積的薄膜是坡莫合金，這種材料有很高的磁導率、低的磁滯損耗和接近為零的磁致伸縮系數(shù)。通過電鍍技術與MEMS技術相結合的方式來集成磁性材料與磁性器件，是目前實現(xiàn)PwrSoC不錯的途徑，但在批量生產(chǎn)商仍然存在不足。同時，電鍍技術已經(jīng)有比較完善的儀器與工藝條件，實現(xiàn)起來比較簡單。典型的集成磁性材料與器件的工藝流程如圖7所示[25]。
由于磁性器件對工藝的嚴格要求，致使在傳統(tǒng)的半導體工藝線上集成微電感幾乎是不可能的事。若能通過改善工藝，使得能將電感集成到IC芯片內(nèi)或者將制作成功的電感與IC芯片進行系統(tǒng)集成無疑為系統(tǒng)的小型化做出了一大貢獻。采用濺射（電鍍）工藝集成微電感，低溫CMOS (MEMS)工藝集成功IC，是目前實現(xiàn)PwrSoC的兩大實驗途徑。目前硅基上集成微電感盡管也有效率高達93%的樣品出現(xiàn)[26]，但離實際商業(yè)應用的片式電感95%-96%的要求還有一段距離。因此，想要實現(xiàn)PwrSoC的商用化，仍需對工藝做出改進。
5 結語
受老一代PwrSiP產(chǎn)品體積小而功率密度高的沖擊，新一代的PwrSoC技術必須具有這些優(yōu)點，同時還應做到更好，這樣才能在未來的市場中占有一席之地。磁性材料與器件的集成，對于PwrSoC產(chǎn)品來說將會是一個推進器，也是同以往產(chǎn)品進行區(qū)分的一個分水嶺。
盡管目前已出現(xiàn)的PwrSoC產(chǎn)品，獲得了不錯的性能和效率，但同商業(yè)應用以及人們的需求之間仍存在一定的差距。PwrSoC的發(fā)展所需解決的不僅僅是改善磁性器件的性能，同時還包括系統(tǒng)的設計和兼容問題。兼容問題包括制作工藝之間的兼容，器件之間所產(chǎn)生影響其性能的寄生效應和干擾，封裝和集成問題以及長期使用的可靠性問題等。而設計問題包括系統(tǒng)的協(xié)同設計與優(yōu)化，方案驗證和CAD仿真?？傊?，我們需要從磁性材料，磁性器件，制作工藝等等方面入手，不斷的進行改善，不斷的突破障礙才能讓PwrSoC產(chǎn)品從實驗室走向市場。同時也希望通過本文的介紹，能給國內(nèi)PwrSoC的發(fā)展帶來一定的幫助。
文章來源互聯(lián)網(wǎng)，轉(zhuǎn)載請注明軟磁性材料
